|
PCI Express 是一個平行匯流排架構，支援任何兩個連接埠之間的全雙工通訊，若要確保這種易受雜訊影響的訊號能順利在裝置間傳輸，同時又能維持可接受的低錯誤率，PAM4 發射器的設計便極為重要。
雲端運算、物聯網 (IoT) 和人工智慧等下一代創新正帶來下一代的挑戰。隨著 PCI Express 標準從第 5 代 (32.0 GT/s) 發展到第 6 代 (64 GT/s)，工程師們面臨著各種新的驗證挑戰，這些挑戰來自於透過多層級訊號傳輸而加倍的資料速率。
• 克服符號間干擾 (ISI)，預計通道損耗高達 33dB
• 設計具有較小餘裕的晶片和平台操作 (增加雜訊敏感性)
• 瞭解用於 Tx 和 Rx 驗證的新 PAM4 量測方法
觀看 David Bouse 解釋 PCI Express 從第 5 代到第 6 代的演變。然後聆聽 Pavel Zivny 的看法，他和 David 討論 PCIe 中的 PAM4 訊號傳輸以及如何與應用於電氣乙太網路標準 IEEE 802.3ck 的 PAM4 進行比較。
|
